LXF162:CPU своими руками - История изменений

Olkol: Olkol переименовал страницу LXF162:CPU своими руками,часть II 50 в LXF162:CPU своими руками

2018-10-13T09:58:20Z

Olkol переименовал страницу LXF162:CPU своими руками,часть II 50 в LXF162:CPU своими руками

Olkol: /* Новые команды */

2018-10-13T09:56:50Z

‎Новые команды

Olkol: /* Новые команды */

2018-10-13T09:55:08Z

‎Новые команды

Olkol: /* Больше логики */

2018-10-13T09:53:53Z

‎Больше логики

Olkol: /* Другие полезные операции */

2018-10-13T09:49:21Z

‎Другие полезные операции

Olkol: /* Применим результаты */

2018-10-13T09:41:18Z

‎Применим результаты

Olkol: /* Применим результаты */

2018-10-13T09:33:37Z

‎Применим результаты

Olkol: /* Другие полезные операции */

2018-10-13T09:32:57Z

‎Другие полезные операции

Olkol: /* == */

2018-10-13T09:30:56Z

‎==

Olkol: /* Срабатывание по перепаду сигнала */

2018-10-13T09:30:34Z

‎Срабатывание по перепаду сигнала

@@ Строка 96: / Строка 96: @@
 Это становится возможным благодаря использованию выхода регистра в качестве одного из входов, так что в оставшейся части схемы содержится только один набор переключателей входа, а остальные входы поступают с выхода регистра.
 ===Новые команды===
-[[Файл:LXF162.feat_cpu.figure5_opt.png |left |400px |thumb| Рис. 5. Наше законченное АЛУ демонстрирует, как можно интегрировать схему памяти в процессор.]]
 Имеется также несколько новых инструкций-команд, включая логический сдвиг влево и вправо (реализуемый простым соединением выхода регистра непосредственно со входами мультиплексоров, смещенными на одну позицию влево или вправо).
@@ Строка 111: / Строка 113: @@
 Нам предстоит еще долгий путь. В следующем выпуске мы рассмотрим, как интегрировать в процессор ОЗУ, соединив его с устройством управления, и ввести в ОЗУ программу, чтобы процессор выполнил всю серию команд. |
-{{Врезка|right|Заголовок=Больше, больше, больше |Ширина=40%|Содержание= С триггерами задержки можно сделать еще и не то – возможно, самым важным будет возможность создать разновидность оперативной памяти(ОЗУ). Суть ОЗУ в соединении серии 1‑битных схем хранения, в нашем случае – триггеров задержки, таким образом, чтобы вы при желании могли читать или записывать определенные биты, находящиеся на хранении. Большинство ОЗУ не обладает структурой, позволяющей читать и записывать отдельные биты: они структурированы скорее для чтения и записи групп битов, размер которых в процессоре известен как длина слова.Большинство современных компьютеров работают с длиной слова, которая равна 32 или 64 битам. В нашем процессоре длиной слова выбрана величина 4 бита.
+{{Врезка|right|Заголовок=Больше, больше, больше |Ширина=98%|Содержание= С триггерами задержки можно сделать еще и не то – возможно, самым важным будет возможность создать разновидность оперативной памяти(ОЗУ). Суть ОЗУ в соединении серии 1‑битных схем хранения, в нашем случае – триггеров задержки, таким образом, чтобы вы при желании могли читать или записывать определенные биты, находящиеся на хранении. Большинство ОЗУ не обладает структурой, позволяющей читать и записывать отдельные биты: они структурированы скорее для чтения и записи групп битов, размер которых в процессоре известен как длина слова.Большинство современных компьютеров работают с длиной слова, которая равна 32 или 64 битам. В нашем процессоре длиной слова выбрана величина 4 бита.
 Решив создать собственную схему ОЗУ, вы, очевидно, сможете это сделать, руководствуясь накопленными знаниями. Вам нужно будет обеспечить возможность адресоваться к каждому слову в памяти – отличным решением станет декодер – и обдумать, как обращаться к каждому слову в памяти без
 необходимости записывать значения вводимых битов, а также изобрести способ читать отдельное слово.
 Здесь мог бы пригодиться вентиль AND. И, наконец, вам понадобятся некоторые входные биты, чтобы устанавливать значения внутри памяти, и выходные биты, чтобы проверять содержимое слова, к которому вы обращаетесь.}}

@@ Строка 98: / Строка 98: @@
 ===Новые команды===
+[[Файл:LXF162.feat_cpu.figure5_opt.png |left |400px |thumb| Рис. 5. Наше законченное АЛУ демонстрирует, как можно интегрировать схему памяти в процессор.]]
 Имеется также несколько новых инструкций-команд, включая логический сдвиг влево и вправо (реализуемый простым соединением выхода регистра непосредственно со входами мультиплексоров, смещенными на одну позицию влево или вправо).
 Также имеется команда LOD, или load, которая вводит первое число для обработки в регистр. И. наконец, вы также можете обратить внимание, что мы соединили Rst на каждом триггере с переключателем, чтобы можно было переключить состояние регистра в полный 0 одним нажатием.
-[[Файл:LXF162.feat_cpu.figure5_opt.png |left |400px |thumb| Рис. 5. Наше законченное АЛУ демонстрирует, как можно интегрировать схему памяти в процессор.]]
 Переключатель clock является эквивалентом enable в ранее созданном нами триггере задержки, но обязательно прочтите врезку «Срабатывание по перепаду сигнала», чтобы понять, как это работает.
@@ Строка 111: / Строка 111: @@
 Нам предстоит еще долгий путь. В следующем выпуске мы рассмотрим, как интегрировать в процессор ОЗУ, соединив его с устройством управления, и ввести в ОЗУ программу, чтобы процессор выполнил всю серию команд. |
-{{Врезка|right|Заголовок=Больше, больше, больше |Ширина=10%|Содержание=
+{{Врезка|right|Заголовок=Больше, больше, больше |Ширина=40%|Содержание= С триггерами задержки можно сделать еще и не то – возможно, самым важным будет возможность создать разновидность оперативной памяти(ОЗУ). Суть ОЗУ в соединении серии 1‑битных схем хранения, в нашем случае – триггеров задержки, таким образом, чтобы вы при желании могли читать или записывать определенные биты, находящиеся на хранении. Большинство ОЗУ не обладает структурой, позволяющей читать и записывать отдельные биты: они структурированы скорее для чтения и записи групп битов, размер которых в процессоре известен как длина слова.Большинство современных компьютеров работают с длиной слова, которая равна 32 или 64 битам. В нашем процессоре длиной слова выбрана величина 4 бита.
 С триггерами задержки можно сделать еще и не то – возможно, самым важным будет возможность создать разновидность оперативной памяти(ОЗУ). Суть ОЗУ в соединении серии 1‑битных схем хранения, в нашем случае – триггеров задержки, таким образом, чтобы вы при желании могли читать или записывать определенные биты, находящиеся на хранении. Большинство ОЗУ не обладает структурой, позволяющей читать и записывать отдельные биты: они структурированы скорее для чтения и записи групп битов, размер которых в процессоре известен как длина слова.Большинство современных компьютеров работают с длиной слова, которая равна 32 или 64 битам. В нашем процессоре длиной слова выбрана величина 4 бита.
 Решив создать собственную схему ОЗУ, вы, очевидно, сможете это сделать, руководствуясь накопленными знаниями. Вам нужно будет обеспечить возможность адресоваться к каждому слову в памяти – отличным решением станет декодер – и обдумать, как обращаться к каждому слову в памяти без
 необходимости записывать значения вводимых битов, а также изобрести способ читать отдельное слово.
 Здесь мог бы пригодиться вентиль AND. И, наконец, вам понадобятся некоторые входные биты, чтобы устанавливать значения внутри памяти, и выходные биты, чтобы проверять содержимое слова, к которому вы обращаетесь.}}

@@ Строка 41: / Строка 41: @@
 Все это показано на рис. 2, хотя вы можете также загрузить схему с диска – ALU.circuit – и рассмотреть ее хорошенько. Важная подсказка: все должно быть выровнено, потому что начнется большая путаница, если биты одного и другого входов пойдут в разном порядке, а порядок выходных битов тоже окажется другим!
-{{Врезка|right|Заголовок= |Ширина=10%|Содержание= }}
+{{Врезка|right|Заголовок= Другие полезные операции|Ширина=30%|Содержание= Мы использовали AND, OR и XOR как примеры операций для расширения нашего сумматора, потому что эти схемы просты в создании. Но если вы работаете с числами без знака, то логический сдвиг влево или вправо может оказаться более естественным выбором для расширения нашего сумматора.
 Рассмотрев схему поближе, вы увидите рядом с адресными входами список значений, на которые они должны быть настроены для выбора разных операций. В настоящем компьютере это именуется opcodes (сокращение от «коды операций»). Их нужно передать процессору, чтобы заставить его выполнить определенное действие. Рядом с кодами находятся трехбуквенные описания функций – это мнемоника, для простоты запоминания и человеко-читаемого описания того, что делают разные коды. Если вы когда-нибудь писали на языке ассемблера, то это как раз и есть мнемонические значения, которые компиляторы ассемблера затем превращают в двоичные эквиваленты.

@@ Строка 106: / Строка 106: @@
 Нам предстоит еще долгий путь. В следующем выпуске мы рассмотрим, как интегрировать в процессор ОЗУ, соединив его с устройством управления, и ввести в ОЗУ программу, чтобы процессор выполнил всю серию команд. |
-===Другие полезные операции===
+{{Врезка|right|Заголовок=Больше, больше, больше |Ширина=10%|Содержание=
+С триггерами задержки можно сделать еще и не то – возможно, самым важным будет возможность создать разновидность оперативной памяти(ОЗУ). Суть ОЗУ в соединении серии 1‑битных схем хранения, в нашем случае – триггеров задержки, таким образом, чтобы вы при желании могли читать или записывать определенные биты, находящиеся на хранении. Большинство ОЗУ не обладает структурой, позволяющей читать и записывать отдельные биты: они структурированы скорее для чтения и записи групп битов, размер которых в процессоре известен как длина слова.Большинство современных компьютеров работают с длиной слова, которая равна 32 или 64 битам. В нашем процессоре длиной слова выбрана величина 4 бита.
-Мы использовали AND, OR и XOR как примеры операций для расширения нашего сумматора, потому что эти схемы просты в создании. Но если вы работаете с числами без знака, то логический сдвиг влево или вправо может оказаться более естественным выбором для расширения нашего сумматора.
+Решив создать собственную схему ОЗУ, вы, очевидно, сможете это сделать, руководствуясь накопленными знаниями. Вам нужно будет обеспечить возможность адресоваться к каждому слову в памяти – отличным решением станет декодер – и обдумать, как обращаться к каждому слову в памяти без
+необходимости записывать значения вводимых битов, а также изобрести способ читать отдельное слово.
-Как и предполагает название, логический сдвиг влево сдвигает все биты на одну позицию влево, а логический сдвиг вправо – на одну позицию вправо. Бит, который выпадает, потерян навсегда, а свободное место, появившееся в начале, занимает 0.
+Здесь мог бы пригодиться вентиль AND. И, наконец, вам понадобятся некоторые входные биты, чтобы устанавливать значения внутри памяти, и выходные биты, чтобы проверять содержимое слова, к которому вы обращаетесь.}}
-−
-Если число является беззнаковой переменной, эти операции имеют эффект умножения (сдвиг влево) или деления (сдвиг вправо) числа на два. Это должно быть очевидно, поскольку каждая позиция имеет вес в два раза больший, чем позиция справа от нее.

@@ Строка 85: / Строка 85: @@
 Это не просто интересно, поскольку при работе со встроенным D Flip-Flop от KTechlab вам нужно обеспечить включение и выключение тактового сигнала, чтобы он действовал. Он срабатывает при переходе от высокого уровня к низкому, так что вам нужно установить переключатель на 1 и снова на 0, чтобы активировать мультивибратор и заставить его сохранить новую величину.
 }}
+[[Файл: LXF162.feat_cpu.figur_opt3.jpeg| |thumb|400px|> Рис. 4. Триггер D-типа работает как 1-битная схема памяти, решая проблемы с закрытым фиксатором SR. Под основной схемой располагается презентация встроенного D FlipFLop от KTechlab.]]
 Чтобы это сделать, придется подвергнуть ранее созданное нами АЛУ некоторому редизайну. Его результаты показаны на рис. 5. Принципы почти те же: между входами и выходами по-прежнему существуют мультиплексоры, чтобы осуществлять выбор между разными операциями, и имеется набор кодов операций на выбор. Однако многое и изменилось. Самое важное, что мы интегрировали триггеры задержки в вывод, чтобы схема могла запомнить предыдущий результат. Это и есть регистр.
@@ Строка 92: / Строка 92: @@
 Это становится возможным благодаря использованию выхода регистра в качестве одного из входов, так что в оставшейся части схемы содержится только один набор переключателей входа, а остальные входы поступают с выхода регистра.
-Новые команды
+===Новые команды===
 Имеется также несколько новых инструкций-команд, включая логический сдвиг влево и вправо (реализуемый простым соединением выхода регистра непосредственно со входами мультиплексоров, смещенными на одну позицию влево или вправо).
 Также имеется команда LOD, или load, которая вводит первое число для обработки в регистр. И. наконец, вы также можете обратить внимание, что мы соединили Rst на каждом триггере с переключателем, чтобы можно было переключить состояние регистра в полный 0 одним нажатием.
+[[Файл:LXF162.feat_cpu.figure5_opt.png |left |400px |thumb| Рис. 5. Наше законченное АЛУ демонстрирует, как можно интегрировать схему памяти в процессор.]]
 Переключатель clock является эквивалентом enable в ранее созданном нами триггере задержки, но обязательно прочтите врезку «Срабатывание по перепаду сигнала», чтобы понять, как это работает.

← Предыдущая		Версия 09:33, 13 октября 2018
Строка 79:		Строка 79:

	Мы можем легко интегрировать эту память в созданное нами АЛУ, заменив индикаторы вывода триггерами задержки – по одному на каждый переключатель. Тогда память сможет запомнить результаты последнего вычисления. Вроде и не слишком полезно, но зато дает возможность соединить разные операции в нашем АЛУ, используя т. н. регистр-сумматор.		Мы можем легко интегрировать эту память в созданное нами АЛУ, заменив индикаторы вывода триггерами задержки – по одному на каждый переключатель. Тогда память сможет запомнить результаты последнего вычисления. Вроде и не слишком полезно, но зато дает возможность соединить разные операции в нашем АЛУ, используя т. н. регистр-сумматор.
		+	{{Врезка\|left\|Заголовок= Срабатывание по перепаду сигнала\|Ширина=98%\|Содержание=В созданном нами триггере задержки вход действует, только когда переключатель enable установлен на 1. Это прекрасно, но в компьютерах и в цифровой электронике в целом удобны схемы, которые активируется за более короткое время, то есть пока вход enable переходит из одного состояния в другое. Это позволяет создавать намного более чувствительные схемы, с более тонким контролем над ними. Когда схемы, подобные триггеру задержки, запускаются во время переброса входа enable из 0 в 1, это называется уже не триггером, а мультивибратором. Мы говорим о «срабатывании по перепаду сигнала [edge triggering]».
		+
		+	Быть может, это звучит чуть ли не мистически, но если вы представите себе график прямоугольной волны, все станет ясно. Когда линия высоко, то вход или выход равны 1; когда она низко, это 0. В случае с триггером задержки выходы повторяют входы все время, пока enable высоко. В случае с мультивибратором, он будет реагировать только на одно ребро прямоугольного графика, образованного тогда, когда вход enable переходит в соcтояние 1.
		+
		+	Это не просто интересно, поскольку при работе со встроенным D Flip-Flop от KTechlab вам нужно обеспечить включение и выключение тактового сигнала, чтобы он действовал. Он срабатывает при переходе от высокого уровня к низкому, так что вам нужно установить переключатель на 1 и снова на 0, чтобы активировать мультивибратор и заставить его сохранить новую величину.
		+	}}

	Чтобы это сделать, придется подвергнуть ранее созданное нами АЛУ некоторому редизайну. Его результаты показаны на рис. 5. Принципы почти те же: между входами и выходами по-прежнему существуют мультиплексоры, чтобы осуществлять выбор между разными операциями, и имеется набор кодов операций на выбор. Однако многое и изменилось. Самое важное, что мы интегрировали триггеры задержки в вывод, чтобы схема могла запомнить предыдущий результат. Это и есть регистр.		Чтобы это сделать, придется подвергнуть ранее созданное нами АЛУ некоторому редизайну. Его результаты показаны на рис. 5. Принципы почти те же: между входами и выходами по-прежнему существуют мультиплексоры, чтобы осуществлять выбор между разными операциями, и имеется набор кодов операций на выбор. Однако многое и изменилось. Самое важное, что мы интегрировали триггеры задержки в вывод, чтобы схема могла запомнить предыдущий результат. Это и есть регистр.

← Предыдущая		Версия 09:32, 13 октября 2018
Строка 107:		Строка 107:

	Если число является беззнаковой переменной, эти операции имеют эффект умножения (сдвиг влево) или деления (сдвиг вправо) числа на два. Это должно быть очевидно, поскольку каждая позиция имеет вес в два раза больший, чем позиция справа от нее.		Если число является беззнаковой переменной, эти операции имеют эффект умножения (сдвиг влево) или деления (сдвиг вправо) числа на два. Это должно быть очевидно, поскольку каждая позиция имеет вес в два раза больший, чем позиция справа от нее.
−
−	{{Врезка\|left\|Заголовок= Срабатывание по перепаду сигнала\|Ширина=98%\|Содержание=В созданном нами триггере задержки вход действует, только когда переключатель enable установлен на 1. Это прекрасно, но в компьютерах и в цифровой электронике в целом удобны схемы, которые активируется за более короткое время, то есть пока вход enable переходит из одного состояния в другое. Это позволяет создавать намного более чувствительные схемы, с более тонким контролем над ними. Когда схемы, подобные триггеру задержки, запускаются во время переброса входа enable из 0 в 1, это называется уже не триггером, а мультивибратором. Мы говорим о «срабатывании по перепаду сигнала [edge triggering]».
−
−	Быть может, это звучит чуть ли не мистически, но если вы представите себе график прямоугольной волны, все станет ясно. Когда линия высоко, то вход или выход равны 1; когда она низко, это 0. В случае с триггером задержки выходы повторяют входы все время, пока enable высоко. В случае с мультивибратором, он будет реагировать только на одно ребро прямоугольного графика, образованного тогда, когда вход enable переходит в соcтояние 1.
−
−	Это не просто интересно, поскольку при работе со встроенным D Flip-Flop от KTechlab вам нужно обеспечить включение и выключение тактового сигнала, чтобы он действовал. Он срабатывает при переходе от высокого уровня к низкому, так что вам нужно установить переключатель на 1 и снова на 0, чтобы активировать мультивибратор и заставить его сохранить новую величину.
−	}}

@@ Строка 107: / Строка 107: @@
 Если число является беззнаковой переменной, эти операции имеют эффект умножения (сдвиг влево) или деления (сдвиг вправо) числа на два. Это должно быть очевидно, поскольку каждая позиция имеет вес в два раза больший, чем позиция справа от нее.
-======
 {{Врезка|left|Заголовок= Срабатывание по перепаду сигнала|Ширина=98%|Содержание=В созданном нами триггере задержки вход действует, только когда переключатель enable установлен на 1. Это прекрасно, но в компьютерах и в цифровой электронике в целом удобны схемы, которые активируется за более короткое время, то есть пока вход enable переходит из одного состояния в другое. Это позволяет создавать намного более чувствительные схемы, с более тонким контролем над ними. Когда схемы, подобные триггеру задержки, запускаются во время переброса входа enable из 0 в 1, это называется уже не триггером, а мультивибратором. Мы говорим о «срабатывании по перепаду сигнала [edge triggering]».

LXF162:CPU своими руками - История изменений

Olkol: Olkol переименовал страницу LXF162:CPU своими руками,часть II 50 в LXF162:CPU своими руками

Olkol: /* Но­вые ко­ман­ды */

Olkol: /* Но­вые ко­ман­ды */

Olkol: /* Боль­ше ло­ги­ки */

Olkol: /* Дру­гие по­лез­ные опе­ра­ции */

Olkol: /* При­меним ре­зуль­та­ты */

Olkol: /* При­меним ре­зуль­та­ты */

Olkol: /* Дру­гие по­лез­ные опе­ра­ции */

Olkol: /* == */

Olkol: /* Сра­ба­ты­вание по пе­ре­па­ду сиг­на­ла */

Olkol: /* Новые команды */

Olkol: /* Новые команды */

Olkol: /* Больше логики */

Olkol: /* Другие полезные операции */

Olkol: /* Применим результаты */

Olkol: /* Применим результаты */

Olkol: /* Другие полезные операции */

Olkol: /* Срабатывание по перепаду сигнала */